Formal Equivalence Checking and Design Debugging

1.149,00 RON
+ 24,49 RON Livrare
  • product image

Formal Equivalence Checking and Design Debugging

  • Marcă: Unbranded
Vândut de:

Formal Equivalence Checking and Design Debugging

  • Marcă: Unbranded

1.149,00 RON

În stoc
+ 24,49 RON Livrare

Politica de retur pe 14 zile

Vândut de:

1.149,00 RON

În stoc
+ 24,49 RON Livrare

Politica de retur pe 14 zile

Metode de plată:

Descriere

Formal Equivalence Checking and Design Debugging

1 Introduction. - 1. 1 Problems of Interest. - 1. 2 Organization. - I Equivalence Checking. - 2 Symbolic Verification. - 3 Incremental Verification for Combinational Circuits. - 4 Incremental Verification for Sequential Circuits. - 5 AQUILA: A Local BDD-based Equivalence Verifier. - 6 Algorithm for Verifying Retimed Circuits. - 7 RTL-to-Gate Verification 123. - II Logic Debugging. - 8 Introduction to Logic Debugging. - 9 ErrorTracer: Error Diagnosis by Fault Simulation. - 10 Extension to Sequential Error Diagnosis. - 11 Incremental Logic Rectification. Language: English
  • Marcă: Unbranded
  • Categorie: Educație
  • Artist: Shi-Yu Huang
  • Limbă: English
  • Număr de pagini: 229
  • Format: Paperback
  • Data publicării: 2012/09/30
  • Editor / Etichetă: Springer
  • ID Fruugo: 343652760-752833792
  • ISBN: 9781461376064

Livrări şi Returnări

Expediat în 4 zile

  • STANDARD: 24,49 RON - Livrare între lun. 02 februarie 2026–joi 05 februarie 2026

Livrare de la Regatul Unit.

Facem tot ce ne stă în putinţă să ne asigurăm că produsele comandate de dumneavoastră vă sunt livrate în întregime şi conform specificaţiilor. Cu toate acestea, dacă primiţi o comandă incompletă sau articole diferite de cele comandate, sau aveţi alt motiv pentru care nu sunteţi mulţumit de comandă, puteţi returna comanda sau orice produse incluse în comandă şi primiţi o rambursare completă pentru articole. Vizualizaţi întreaga politică de returnare